Attribution Services
Prestations de layout de circuits intégrés analogiques et mixtes
- Acheteur public
- CEA Grenoble
Grenoble - Lieu d'exécution
- Grenoble
- Montant attribué
- 2 000 000 € HTVA
- Fin prévue du contrat
- 7 avril 2030
relance probable vers octobre 2029 - Offres reçues
- 5
- Forme
- Accord-cadre
Contrat de plusieurs années : l'acheteur passe commande au fil de ses besoins. - Procédure
- Procédure ouverte
Toute entreprise peut remettre une offre. - Publication
- 23 septembre 2026
- Langue de l'avis
- Français
Analyse IA : y aller ou pas ?
Résumé en français, critères, documents à fournir et verdict GO / NO GO en une minute.
Analyses illimitées pendant les 14 jours d'essai Pro, sans carte.
Description
Les prestations confiées au titulaire seront des prestations de layouts de blocs analogiques et mixtes. Ces blocs seront décrits sous forme de schémas annotés disponibles dans une base de données Cadence au démarrage de la tâche. Une base de données de circuit intégré rassemble notamment tous schémas constituant le circuit, organisés de façon hiérarchique.
L’implémentation physique de ces schémas va se faire en plusieurs étapes et selon plusieurs granularités. On peut les décrire ainsi : Layout d’un schéma de bloc : - Analyse du schéma :
- Identification des points sensibles, des contraintes topologiques, des précautions d’implémentation à prendre
- Proposition d’un floorplan du bloc et évaluation de la surface - Réalisation du layout :
- Placement et connexion des composants
- Proposition de modification mineure schéma si pertinent - Réalisation des vérifications :
- DRC
- LVS A l’issue des étapes de layout, des vues schémas intégrant les éléments parasites induits par l’implémentation physique sont extraites et simulées par les concepteurs CEA pour valider l’adéquation du layout avec la performance attendue.
En cas de performances insuffisantes, une reprise pour optimisation du layout peut être demandée. Layout d’assemblage de blocs entre eux en macro-blocs : les étapes sont sensiblement les même que pour les blocs unitaires, (analyse, layout, vérifications), mais à un niveau de hiérarchie supérieur. La complexité de ces assemblages dépend du nombre des signaux d’interface, des contraintes topologiques diverses (contraintes d’alimentations, d’isolation, de limites de surfaces…) Layout d’assemblage TOP : Il s’agit de faire l’assemblage aux plus hauts niveaux du circuit, entre les plots (souvent organisés en couronne), et les macro-blocs de plus haut niveau.
Cet assemblage est très différent si le TOP du circuit est dit « numérique » ou « analogique ». Les assemblages TOP considérés pour les tâches de layout seront uniquement des TOP analogiques.
Attribué à
Codes CPV
Codes européens qui classent l'objet du marché. C'est grâce à eux que nous retrouvons les marchés de votre métier.
73300000
Marchés similaires déjà attribués
| Marché | Gagnant | Montant |
|---|---|---|
| Developpement de procede industriel microelectronique de fabrication en masse de puces a atomes froids, incluant la conception de la ligne de production automatisee et le developpement de logiciel(s) associe(s) CNRS Délégation Régionale Ile de France Meudon · 14 septembre 2026 |
INSTITUT PHOTOVOLTAIQUE D'ILE DE FRANCE (IPVF) | 700 000 € |
Source : TED – Office des publications de l'Union européenne © Union européenne, données retraitées. Référence 655759-2026.