Publizoom

Award notice Services

Prestations de layout de circuits intégrés analogiques et mixtes

Notice published in French. The AI analysis summarises it for you in your language.

Public buyer
CEA Grenoble
Grenoble
Place of performance
Grenoble
Amount awarded
€2,000,000 excl. VAT
Planned end of contract
7 April 2030
likely re-tender around October 2029
Bids received
5
Form
Framework agreement
Multi-year contract: the buyer places orders as needs arise.
Procedure
Open procedure
Any company may submit a bid.
Publication
23 September 2026
Notice language
French

AI analysis: go for it or not?

Summary in English, criteria, documents to provide and a GO / NO GO verdict in one minute.

Create my free account

Unlimited analyses during the 14-day Pro trial, no card needed.

Description

Les prestations confiées au titulaire seront des prestations de layouts de blocs analogiques et mixtes. Ces blocs seront décrits sous forme de schémas annotés disponibles dans une base de données Cadence au démarrage de la tâche. Une base de données de circuit intégré rassemble notamment tous schémas constituant le circuit, organisés de façon hiérarchique.

L’implémentation physique de ces schémas va se faire en plusieurs étapes et selon plusieurs granularités. On peut les décrire ainsi : Layout d’un schéma de bloc : - Analyse du schéma :

  • Identification des points sensibles, des contraintes topologiques, des précautions d’implémentation à prendre
  • Proposition d’un floorplan du bloc et évaluation de la surface - Réalisation du layout :
  • Placement et connexion des composants
  • Proposition de modification mineure schéma si pertinent - Réalisation des vérifications :
  • DRC
  • LVS A l’issue des étapes de layout, des vues schémas intégrant les éléments parasites induits par l’implémentation physique sont extraites et simulées par les concepteurs CEA pour valider l’adéquation du layout avec la performance attendue.

En cas de performances insuffisantes, une reprise pour optimisation du layout peut être demandée. Layout d’assemblage de blocs entre eux en macro-blocs : les étapes sont sensiblement les même que pour les blocs unitaires, (analyse, layout, vérifications), mais à un niveau de hiérarchie supérieur. La complexité de ces assemblages dépend du nombre des signaux d’interface, des contraintes topologiques diverses (contraintes d’alimentations, d’isolation, de limites de surfaces…) Layout d’assemblage TOP : Il s’agit de faire l’assemblage aux plus hauts niveaux du circuit, entre les plots (souvent organisés en couronne), et les macro-blocs de plus haut niveau.

Cet assemblage est très différent si le TOP du circuit est dit « numérique » ou « analogique ». Les assemblages TOP considérés pour les tâches de layout seront uniquement des TOP analogiques.

Awarded to

CPV codes

European codes that classify what the contract is about. They are how we find the tenders for your trade.

73300000

Similar contracts already awarded

ContractWinnerAmount
Developpement de procede industriel microelectronique de fabrication en masse de puces a atomes froids, incluant la conception de la ligne de production automatisee et le developpement de logiciel(s) associe(s)
CNRS Délégation Régionale Ile de France Meudon · 14 September 2026
INSTITUT PHOTOVOLTAIQUE D'ILE DE FRANCE (IPVF) €700,000

Source : TED – Office des publications de l'Union européenne © Union européenne, données retraitées. Reference 655759-2026.